طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال sigma - delta در تکنولوژی cmos

thesis
abstract

مبدلهای آنالوگ به دیجیتال فوق نمونه برداری بر اساس مدولاسیون سیگما دلتا، دستیابی به دقتهای بالای تبدیل را بدون نیاز به قطعات آنالوگ دقیق و المانهای تنظیم شده میسر ساخته اند. تنوع معماریها و امکان مبادله پارامترهای مختلف در سیستم های سیگما دلتا، چالشهای جدیدی را برای انجام طرحهای بهینه ایجاد کرده است . این بهینه سازی با توجه به جهت گیری نسبت به مجتمع سازی هر چه بیشتر و سازگاری با vlsi-cmos معمولا در راستای افزایش نرخ تبدیل، کاهش توان مصرفی، کاهش سطح تراشه و قابلیت کار با ولتاژ تغذیه کم می باشد. در این تحقیق یک الگوی مناسب برای طراحی بالا به پایین (top-down) مبدلهای سیگما دلتای خازن سوئیچ شده، ارائه شده است . در این راستا یک نمونه مبدل a/d سیگما دلتا که کاربرد زیادی در انواع مختلف کد کننده های باند صحبت دارد برای طراحی و ارائه الگو انتخاب شده است . در مرحله طراحی سیستمی با ملاحظه محدودیت ولتاژ تغذیه، یک ساختار مرتبه دوم مناسب برای پیاده سازی vlsi انتخاب شده و شبیه سازیهای لازم جهت تعیین و برآورد حساسیت عملکرد مدولاتور نسبت به اثرات غیرآرمانی مختلف صورت گرفته است . بر اساس خواسته های طراحی، پارامترها و مشخصات بلوکهای سازنده مختلف استخراج شده و در طراحی مدارهای آنالوگ مورد استفاده قرار گرفته است . در مرحله طراحی مداری، بلوک های سازنده مختلف مانند: انتگرالگیر خازن سوئیچ شده تمام تفاضلی، مقایسه گر لچ شونده، dac یک بیتی و مدار مولد پالس ساعت ، طراحی و توسعه spice شبیه سازی شده اند. بر اساس مشخصه فاز خطی و با توجه کاهش 1:128 مورد نیاز، یک معکاری سه طبقه بصورت sinc-fir-fir برای پیاده سازی فیلتر کاهنده مبدل a/d سیگما دلتا در نظر گرفته شده است . ضرایب طبقات مختلف برای جلوگیری از التقاط فرکانسی و حذف نویز کوانتش خارج باند طراحی شده اند. برای پیاده سازی طبقه fit2 بر اساس کدینگ csd، ایده طراحی یک ساختار قابل برنامه ریزی با مالتی پلکس زمانی ارائه شده که می تواند در انواع مختلف طرحهای a/d سیگما دلتا مورد استفاده قرار گیرد. گیت ها و مدارهای دیجیتالی سازنده فیلتر مانند: جمع کننده، رجیستر، ضرب کننده های موازی و ... طراحی و توسط spice شبیه سازی شده اند. عملکرد سیستم کلی شامل مدولاتور سیگما دلتای آنالوگ و فیلتر دیجیتالی کاهنده توسط midas شبیه سازی شده و نتایج حاصله نشان دهنده محدوده دینامیکی 86.2db (مطابق با یک a/d 14 بیتی)، حداکثر sndr معادل db 81.2 و نرخ نمونه های خروجی khz 8 است .

First 15 pages

Signup for downloading 15 first pages

Already have an account?login

similar resources

طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین 8bit، 10ms/s در تکنولوژی 0.18?m cmos

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و ...

15 صفحه اول

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین

در این مقاله، یک مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. حذف تقویت کننده و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به عنوان mdac استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...

full text

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال سیگما - دلتا

در این رساله مدولاتور سیگما - دلتای پیوسته در زمان با پهنای باند 2.5mhz و توان مصرفی پایین در سطح ترانزیستوری و در تکنولوژی tsmc 0.18µm cmos با ولتاژ 1.8v طراحی و شبیه سازی گردید. ابتدا بوسیله نرم افزار matlab و در سطح سیستم به طراحی و شبیه سازی مدولاتور مذکور پرداخته شد و سپس با استفاده از پارامترهای بدست آمده از طراحی در سطح سیستم، طراحی مداری با استفاده از نرم افزار hspice انجام شد. مبدل طرا...

15 صفحه اول

طراحی و شبیه سازی یک مبدل آنالوگ به دیجیتال sar با سرعت 1gs/s در تکنولوژی 0.18µm سی ماس

مبدل های آنالوگ به دیجیتال با سرعت بالا و دقت پایین (چهار بیت) در ارتباطات پهن باند ، لینک های سریال ، گیرنده مبتنی بر مدولاسیون ofdm و گیرنده چند باندی مبتنی بر مدولاسیون ofdm مورد استفاده قرار می گیرد. در این پایان نامه سعی شده است که یک مبدل آنالوگ به دیجیتال از نوع تقریب متوالی با دقت 4 بیت و سرعت 715 مگاهرتز طراحی و شبیه سازی شود. پیکربندی استفاده شده برای این مبدل از نوع 2-bit/step می باش...

15 صفحه اول

طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین

در این مقاله، یک مبدل آنالوگ به دیجیتال لوله‌ای مبتنی بر مقایسه‌گر ولتاژ پایین طراحی شده است. حذف تقویت‌کننده و جایگزین کردن آن به‌وسیله یک مقایسه‌گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به‌عنوان MDAC استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به‌دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...

full text

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال پایپ لاین موازی با سرعت و دقت بالا در تکنولوژی ‏‎cmos‎‏

در این پایان نامه در فصل اول مقدمه ا ی در باره ساختار پایان نامه بحث شده است در فصل دوم به معرفی ساختار های ‏‎a/d‎‏های با سرعت بالا پرداخته می شود . در فصل سوم به معرفی ساختار مبدل ‏‎a/d‎‏ پایپ لاین و مشکلات آن پرداخته و در ادامه در فصل چهارم ساختار ‏‎a/d‎‏پایپ لاین ‏‎1.5 bit /stage‎‏ معرفی می گردد.در فصل پنجم ساختار مبدلهای ‏‎a/d time interleaved‎‏ تشریح شده و مسائل و مشکلات موازی کردن مبدلهای...

15 صفحه اول

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه علم و صنعت ایران

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023